# <u>LECTURAS SOBRE COMPUTADORAS DIGITALES –LECTURA Nº9</u> <u>MATERIA: ARQUITECTURA DE LAS COMPUTADORAS</u>

# 1.- DEFINICIÓN DE MICROPROCESADOR

Todas las computadoras actuales se basan en un circuito integrado de silicio (chip de silicio) denominado microprocesador (uP) que posee en su interior la Unidad de Control, el ALU y algunos Registros de uso general de una computadora digital.

Los uP se diseñaron a partir de definir el formato de sus instrucciones, y los criterios utilizados fueron distintos a los expuestos en la Lectura Nº 5, en la misma, todas las instrucciones tenían el mismo formato y, además, direccionaban en forma directa a los datos.

Recordemos que el Contador de Programa direcciona instrucciones y que las instrucciones direccionan datos. El Contador de Programa siempre direcciona en forma directa a las instrucciones, por este motivo su tamaño o el Bus de Direcciones asociado, es el que limita el tamaño máximo de memoria.

La base de diseño fue la arquitectura de la IBM /360 que introduce el direccionamiento indirecto y el direccionamiento inmediato, entre otros conceptos.

Primeramente veamos un poco de historia del uP.

### 1.1.- Un poco de historia

Los uP fueron creados en los Laboratorios Intel de Estados Unidos por pedido de una empresa japonesa, Busicom, que deseaba fabricar calculadoras de mano.

A cargo del diseño de base estuvo *Marcian Edward Ted Hoff, Jr.*, desde 1969 pero viendo que no se cumplían los plazos del contrato, se convocó al científico italiano Federico Faggin, que en 1971, más precisamente el 30 de noviembre, permitió lanzar al mercado el primer uP.

El mismo se denominó Intel 4004, por el tamaño de la palabra lógica de 4 bits, sus especificaciones técnicas son:

- Microprocesador de 4 bits
- Contiene 2.300 transistores
- Encapsulado de 16 pines
- Máxima velocidad del reloj 740 KHz
- Usa Arquitectura Harvard, es decir, almacenamiento separado de programas y datos. Contrario a la mayoría de los diseños con arquitectura de Harvard, que utilizan buses separados, el 4004, con su necesidad de mantener baja la cuenta de pines, usaba un bus de 4 bits multiplexado para transferir:
- 12 bits de direcciones (direccionando hasta 4 KB)
- Instrucciones de 8 bits de ancho, que no deben ser colocadas en la misma memoria de datos de 4 bits de ancho.
- El conjunto de instrucciones está formado por 46 instrucciones (de las cuales 41 son de 8 bits de ancho y 5 de 16 bits de ancho)

## • 16 registros de 4 bits cada uno

Antes de continuar con el análisis de las características técnicas del 4004, veamos el método de razonamiento de Faggin.

Tomando el esquema de una computadora, ver figura 1, convirtió la Unidad de Entrada en un Teclado Numérico/Funcional(que incluía suma, resta, multiplicación, división), (ALU+Control) se transforman en el uP, la memoria Principal se convierte en dos memorias, una de programas fijos, memoria ROM y otra de datos, la memoria RAM, la unidad de salida será un display y la memoria asociada para mantener la información, y se obtiene el esquema de la Figura 2.




Figura 2: Esquema de la calculadora creada por Intel y el concepto de "familia" de circuitos integrados

El microprocesador Intel 4004 forma parte de una familia que le permite cumplir la función de calculadora, a esos miembros de la "familia" se los denomina "chips de soporte" o chipset, los mismos son:

- 4001: ROM de 256 bytes (256 instrucciones de programa de 8bits), y un puerto incorporado de I/O de 4 bits\*
- 4002: RAM de 40 bytes (80 palabras de datos de 4 bits), y un puerto de salida incorporado de 4 bits. La porción de RAM del chip está organizada en cuatro "registros" de veinte palabras de 4 bits:
- 16 palabras datos (usadas para los dígitos de mantisa en el diseño original de la calculadora)
- 4 palabras de estado (usadas para los dígitos de exponente en el diseño original de la calculadora)
- 4003: shift register (registro de desplazamiento) de salida paralela de 10 bits para explorar teclados, pantallas, impresoras, etc.

Las características del 4004, ya listadas, son:

- Microprocesador de 4 bits: Indica el tamaño de la palabra lógica, a partir de este primer microprocesador, todos se clasificaron, en principio, por esta característica, de esta manera se tienen uP de 8, 16, 32 y 64 bits.
- Contiene 2.300 transistores: Los actuales micro integran millones de transistores, se ha recorrido un largo camino, sin duda.
- Encapsulado de 16 pines: El número de pines ha crecido hasta 256 o más...
- Máxima velocidad del reloj 740 KHz: Con esta frecuencia de reloj, se puede calcular el tiempo de duración de un pulso:

$$T = 1/f$$
  $T = 1.$   $T = 1.$ 

Finalmente T = 1,35135 micro-segundos (hoy estamos en los nanosegundos y frecuencias de GigaHertz)

• Usa Arquitectura Harvard, es decir, almacenamiento separado de programas y datos. Contrario a la mayoría de los diseños con arquitectura de Harvard, que utilizan buses separados, el 4004, con su necesidad de mantener baja la cuenta de pines, usaba un bus de 4 bits multiplexado para transferir:

Un bus multiplexado es aquel que utiliza un mismo bus para llevar señales distintas, en este caso y debido a que se usan en momentos distintos, el bus de 4 bits se usa para llevar direcciones pero también para llevar un dato.

• 12 bits de direcciones (direccionando hasta 4 KB)

En este caso el bus de direcciones es un bus virtual pues el bus real es de 4 bits, de todas maneras e invirtiendo mucho tiempo, se tiene que la capacidad de direccionamiento es de

 $K = 2^{12}$  direcciones distintas, como cada dirección lo hace a un byte, haciendo las cuentas de la Lectura 5 da los 4 KBy de memoria principal.

• El conjunto de instrucciones está formado por 46 instrucciones (de las cuales 41 son de 8 bits de ancho y 5 de 16 bits de ancho)

En la página www.alpern.com.ar/4004.HTM se puede encontrar el repertorio completo de instrucciones del 4004.

Un detalle importante es que el mismoposee instrucciones de 1 byte y de 2 byte, es decir que este microprocesador es un uP CICS, esto significa "cómputo de conjunto de instrucciones complejas" (Complex Instruction Set Computing). Este tipo de uP reinaron hasta la aparición de los Pentium que cambian al concepto de "cómputo con conjunto de instrucciones reducidas" (Reduced Instruction Set Computing – RISC)

Cabe señalar que el 4004 y todos los uP son de una estructura denominada CPU pues reunen en su interiores ALU y la Unidad de Control de una Computadora.

• 16 registros de 4 bits cada uno

Nótese que la PetiComputadora tenía un solo registro interno a la unidad de control y, en este caso, se tienen 16 registros.-

## 1.2.- La historia continúa y se cumple el precepto "Creced y multiplicaos"

Luego del éxito del Intel 4004, que no fue tal para Busicom pues la misma quebró, pero Intel se expandió y sacó el Intel 4040 que trabajaba con un mayor grado de integración que el modelo anterior y luego el Intel 8008 que es un uP de 8 bits.

Pero también aparecieron en el mercado otros fabricantes, tal como Rockwell Internacional con su 4-bit PPS-4, Nacional Semiconductor 16-bit IMP-16, estos micros conjuntamente con los anteriormente nombrados de Intel constituyen lo que se denomina la *Primera Generación* de Microprocesadores, todos aparecen entre 1971 y 1972.

En 1973, aparece la *Segunda generación*, que está tipificada por el Motorota M6800 y el Intel 8080 de 8 bits ambos pero distintos de la Primera Generación por los avances que se producen en la tecnología de los semiconductores para fabricar los chips. La nueva tecnología incrementa la velocidad de procesamiento de las instrucciones y permite una mayor cantidad de transistores en el mismo tamaño de chip. Dentro de esta misma generación se tiene el Fairchild F-8 de 8-bits, el Texas Instruments SBP de 4-bits, el General Instrument CP-1600 de 16-bit (y poco éxito) y el Signetics 2650 de 8 bits. Signetics es una empresa norteamericana, subsidiaria de Philips de Holanda y será motivo de un estudio detallado en el siguiente punto, pues conceptualmente presenta una estructura lógica de sumo interés, así como un set de instrucciones sumamente completo en distintos tipos de direccionamiento.

En 1976 aparece la *generación dos y medio* cuyo referente emblemático es el Zilog Z-80 de 8-bits. En 1978 aparece la *Tercera Generación* de Microprocesadores que da origen a la *Primera Generación de Computadoras Personales (PC)* que constituye el comienzo de la Computación Socializada y de la expansión de la Informática a partir de 1981. Los referentes más importantes son el Zilog Z-8000 de 16-bits, el Intel 8086 también de 16-bits y el Intel 8088 de 16-bits.

## 1.3.- Microprocesador Signetics 2650

Haremos un estudio detallado del Signetics 2650, en lo que respecta a la Arquitectura de las Instrucciones, estudio que se puede generalizar conceptualmente para todos los microprocesadores de tipo CPU presentes en el mercado.





Figura 3 : Set de Instrucciones del Signetics 2650 con indicación de las instrucciones que vinculan los registros de la CPU con la Memoria y las puertas de entrada/salida



En la figura 3 se puede observar la arquitectura básica del 2650, al respecto sus características técnicas más importantes son:

- Microprocesador de 8 bits
- Máxima velocidad del reloj 3,58 MHz

- Usa Arquitectura Harvard, es decir, almacenamiento separado de programas y datos. Utilizan buses separados de direccionamiento y de datos.
- 15 bits de direcciones (direccionando hasta 32 KB)
- 7 Registros de Uso General, Uno tomado como Registro Acumulador y seis divididos en dos bancos de 3(tres) Registros cada uno.
- Presenta una PSW de 16 bits. La Palabra de Estado de Programa es un registro de la Unidad de Control cuyos bits se denominan flags(banderas) y sirven para tomar decisiones.
- El Registro de Instrucción tiene una estructura de Tres Palabra Lógicas. La primera palabra lógica es el Registro de Instrucción propiamente dicho pues allí se encuentra el código de operación, en las siguientes palabra lógicas llamadas Holding Register Low y Holding Register High, se encontrarán datos o direcciones.
- En la Unidad de Control se tiene un sumador de Direcciones (Adder Address) a fin de obtener direccionamientos de datos en forma calculada o indirecta.

En la Figura 4 se pueden ver los modos de Direccionamiento que son:

<u>Direccionamiento Inherente o Register Addressing</u>: Tiene un formato de Una Palabra Lógica(8 bits).

El Ordenamiento de los campos indica que existen 6 bits para el Código de Operación propiamente dicho y 2(dos) bits que indican el Registro con el cuál Opera el Registro Cero o Registro Acumulador.


Trabaja con el concepto Acumulador-Registro, es decir, el primer operando está en el  $R_0$  y el segundo Operando se encuentra en uno de los registros o en el mismo Registro cero.

En el ciclo de instrucción se usan solamente dos pulsos de reloj y se utiliza unicamente la Primera Palabra Lógica del IR.-

Se tratará unicamente la instrucción de suma en todos los casos de direccionamiento. En el modo de Direccionamiento Inherente y con referencia a la Figura 5, se trabajará con la instrucción ADDZ.

La misma tiene cuatro versiones en Hexadecimal: 80, 81, 82 y 83.

El formato de (80)<sub>16</sub> será:



Esto implica que si se tiene ADDZ (80) el sentido semántico es:


$$(R_0) + (R_0) \longrightarrow (R_0)$$

Si antes de la ejecución de la instrucción se tiene:  $(R_0) = 2$ Después de la ejecución de la Instrucción se tiene:  $(R_0) = 4$ 

Se duplica el contenido del  $R_0$  o, dicho de otra manera, se multiplica por dos el contenido del registro.

Cabe señalar que la suma se hace con el ALU.

El formato de (81)<sub>16</sub> será:



Esto implica que si se tiene ADDZ (81) el sentido semántico es:

$$(R_0) + (R_1) \longrightarrow (R_0)$$

Pero es necesario saber si es el  $R_1$  del Banco 0 o del Banco 1, para dilucidar esta duda, se debe mirar en la Palabra de Estado de Programa (PSW) que en otros micros se llama Registro del Código de Condición (CCR). En la Figura 4 se puede observar que el bit 4 de la PSL (parte baja de la PSW) es el Selector de Banco. Supongamos que RS = 1 (Se trabaja con el Banco 1)

Si antes de la ejecución de la instrucción se tiene:  $(R_0) = 2$   $(R_1)$  del Banco 0 es 3 y el  $R_1$ ) del Banco 1 es 5.

Después de la ejecución de la Instrucción se tiene:  $(R_0) = 7$ 

Se suma al Registro Cero el contenido del Registro Uno del Banco 1. El Registro Uno no cambia su contenido.

Cabe señalar que la suma se hace en el ALU

Y de esta manera se opera con las otras instrucciones de este grupo.


<u>Direccionamiento Inmediato o Immediate Addressing</u>: Tiene un formato de Dos Palabras Lógicas (16 bits). Este tipo de instrucciones tienen la característica que el segundo dato se encuentra directamente en el formato de la instrucción, en contraposición de las otras instrucciones que hacen referencia a los datos indicándolos como el contenido de una posición de memoria de la Memoria Principal.

En este tipo de instrucciones se usan cuatro pulsos de reloj y la Primera y Segunda Palabra del Registro de Instrucción, es decir, el Registro de Instrucción en sí y el Holding Register High.

Se tratará únicamente la instrucción de suma como en todos los casos de direccionamiento. En el modo de Direccionamiento Inmediato y con referencia a la Figura 5, se trabajará con la instrucción ADDI.

La misma tiene cuatro versiones en Hexadecimal: 84, 85, 86 y 87.

El formato de (84)<sub>16</sub> será:



Esto implica que si se tiene ADDZ (84) el sentido semántico es:  $(R_0) + (2^{\circ} \text{ Byte de la Instrucción}) \longrightarrow (R_0)$ 

Si antes de la ejecución de la instrucción se tiene:  $(R_0) = 2$ Después de la ejecución de la Instrucción se tiene:  $(R_0) = 7$ 

El ciclo de la Instrucción será más lento que el ciclo de las instrucciones de Direccionamiento Inherente pues se necesita llevar al IR dos bytes, cada uno de ellos requiere de dos pulsos de reloj.

Cabe señalar que la suma se hace con el ALU.

	DESCRIPTION OF OPERATION	F O R M	MNE-				CODE	Ξ			BIT	PSW BITS AFFECTED					NOTE		
			M MONIC		0	1	2	3	BYTES	CYCLES	FOR- MAT	СС	IDC	С	OVF	SP	11	F	
LOAD/STORE	Load register zero Load immediate Load relative Load absolute	2 5 7 10	LOD	Z I R A	00 04 08 0C	01 05 09 0D	06 0A	03 07 0B 0F	1 2 2 3	2 2 3 4	Z I R A								1 1 1.6 6
LOAD	Store register zero Store relative Store absolute	2 7 10	STR	Z R A	C8 CC	C1 C9 CD	CA	C3 CB CF	1 2 3	2 3 4	Z R A	•							1 6 6
JIC	Add to register zero w/wo carry Add immediate w/wo carry Add relative w/wo carry Add absolute w/wo carry	2 5 7 10	ADD	Z I R A	80 84 88 8C	81 85 89 8D		83 87 8B 8F	1 2 2 3	2 2 3 4	Z I R A		•		•	-			1 1 1.6 1.6
ARITHMETIC	Subtract from register zero w/wo borrow Subtract immediate w/wo borrow Subtract relative w/wo borrow Subtract absolute w/wo borrow	2 5 7 10	SUB '	Z I R A	A0 A4 A8 AC		A6 AA	A3 A7 AB AF	1 2 2 3	2 2 3 4	Z I R A			0 0	•			-	1 1 1.6 1.6
	Decimal adjust register	3	DAR		94	95	96	97	1	3	Z								1,10
	AND to register zero AND immediate AND relative AND absolute	2 5 7 10	AND	Z I R A	44 48 4C	49	46 4A	43 47 4B 4F	1 2 2 3	2 2 3 4	Z I R A								1 1 1,6 1,6
LOGICAL	Inclusive-OR to register zero Inclusive-OR immediate Inclusive-OR relative Inclusive-OR absolute	2 5 7 10	IOR ·	Z I R A	60 64 68 6C		66 6A	63 67 6B 6F	1 2 2 3	2 2 3 4	Z I R A								1 1 1,6 1,6
	Exclusive-OR to register zero Exclusive-OR immediate Exclusive-OR relative Exclusive-OR absolute	2 5 7 10	EOR ·	Z I R A	20 24 28 2C		22 26 2A 2E	23 27 2B 2F	1 2 2 3	2 2 3 4	Z I R A	•							1 1 1,6 1,6
	Compare to register zero	2	-	(z	E0	E1	E2	E3	1	2	Z								2
ARE	arithmetic/logical Compare immediate arithmetic/	5			E4	E5	E6	E7	2	2	1								3
COMI	logical Compare relative arithmetic/ logical	7	COM	R	E8	E9	EA	EΒ	2	3	R								3,6
ROTATE/COMPARE	Compare absolute aritmetic/ logical	10		(A	EC	ED	EE	EF	3	4	Α	•							3,6
ROT	Rotate register w/wo carry Rotate register left w/wo carry	3	RRR		50 D0	51 D1	52 D2	53 D3	1	2	Z Z			•					1
	Branch on condition true relative	7	вст	∫ R	18	19	1A	1B	2	3	R								7,8
ī	Branch on condition true absolute	8	501	A	1C	1D	1E	1F	3	3	В								7,8
	Branch on condition false relative	. 7	BCF	R	98	99	9A	-,	2 ,	. 3	R								7
BRANCH	Branch on condition false	8	BCF	A	9C	9D	9E		3	. 3	В								7
BB	absolute Branch on register non-zero	7		R	- 58	59	5A	5B	2	3	R								7,8
	relative Branch on register non-zero absolute .	8	BRN	A	5C	5D	5E	5F.	3	3	В								7,8
_			. 8				1					Ш		L					

Figura 5: Parte del repertorio de Instrucciones del Signetics 2650


	DESCRIPTION OF OPERATION	PERATION R MNE-M MONIC		1 0	0				MNE-			OP C		E			BIT FOR-				SW B				NOTE
				MONIC		1	2	3	BYTES	CYCLES MAT		СС	IDC	С	OVF	SP	11	F							
NCH	Branch on incrementing register relative	7	510	(R	D8	D9	DA	DB	2	3	R						-		7.8						
	Branch on incrementing register absolute	8	BIR	( A	DC	DD	DE	DF	3	3	В								7,8						
	Branch on decrementing register relative	7	BDR	R	F8	F9	FA	FB	2	3	R								7.8						
BRANCH	Branch on decrementing register absolute	8		( A	FC	FD	FE		3	3	В								7.8						
	Zero branch relative, uncon- ditional	6	ZBRR		-	_	-	9B	2	3	ER								6						
	Branch indexed absolute, unconditional	9	BXA		_	_		9F	3	3	EB								5,6						
	Branch to subroutine on con- dition true, relative	7	BST	R	38	39	34	3B	2	3	R					•			7,8						
Z	Branch to subroutine on con- dition true, absolute	8	B31	А	3C	3D	3E	3F	3	3	В					•			7,8						
ETUR	Branch to subroutine on con- dition false, relative	7	BSF	R	B8	B9	BA	-	2	3	R				."	•			7						
CH/R	Branch to subroutine on con- dition false, absolute	8		A	ВС	BD	BE	-	3	3	В								7.						
RANG	Branch to subroutine on non- zero register, relative	7	BSN	R	78	79	7A	7B	2	3	R								7.8						
SUBROUTINE BRANCH/RETURN	Branch to subroutine on non- zero register, absolute	8		A	7C	7D	7E	7F	3	3	В								7,8						
	Zero branch to subroutine relative, unconditional	`6	ZBSR		-	_		ВВ	2	3	ER								6						
	Branch to subroutine, indexed, absolute unconditional	9	BSXA		-	-	-	BF	3	3	EB								5.6						
	Return from subroutine, con- ditional	. 3	RET {	С	14	15	16	17	1	3	Z					•			8						
	Return from subroutine and enable interrupt, conditional	3		E	34	35		37	1	3	Z						•		8						
_5	Write data Read₄data	3	WRTD REDD		F0 70	F1 71	F2 72	F3 73	1	2 .	Z Z								1						
UTPU	Write control Read control	3	WRTC		B0 30	B1 31	B2 32	B3 33	1	2	Z Z								1						
5	Write extended	5	WRTE		D4	D5	D6	D7	2	3	1														
-	Read extended Halt, enter wait state	1	REDE		54	55	56	57	2	1	E		-	-		H		-	1						
MISC.	No operation Test under mask immediate	1 5	NOP TMI		C0 F4	_ F5	F6	 F7	1 2	1	E								4						
	Load program status, upper	1	LPS {	U	-	_	92	-	1	2	E					•	٠	۰							
	Load program status, lower Store program status, upper	1	000	L U	_	_	93. 12	_	1 .	2	E		°	•	,				9 1						
(C)	Store program status, lower	1	SPS {	L	-	_	13	-	1	2	E	•							1						
STATUS	Clear program status, upper, masked	4	CPS	U	-	_	74	_	2	3	ΕI					•	٠	۰							
M ST	Clear program status, lower, masked	4	(	L	-		75	7	2	3	Εľ	•	•	٠	•				9						
PROGRAM	Preset program status, upper, masked	4	PPS {	U	_	-	76	_	2	3	ΕI					•	•	•							
PRO	Preset program status, lower, masked	4	(	L	_	_	77	-	2	3	ΕI	٠	•	۰	•				9						
	Test program status, upper, masked	4	TPS {	U	-		B4	-	2	3	ΕĮ	•							4						
	Test program status, lower, masked	4	(	L	-	-	B5	_	2	3	ΕI	•							4						

Figura 6 : Segunda parte del repertorio de instrucciones del Signetics 2650

# **Direccionamiento Relativo o Relative Addressing:**

Tiene un formato de Dos Palabras Lógicas (16 bits). Este tipo de instrucciones tienen la característica que la dirección del segundo dato debe calcularse utilizando el valor numérico con signo que se encuentra en el 2º Byte de la Instrucción.

El formato de la instrucción es el siguiente:



El direccionamiento se denomina Relativo y habrá dos maneras distintas de encontrar la Dirección del 2º Dato, a saber,


- Si I = 0, se está en presencia de un Direccionamiento Relativo referido al Contador de Programa.
- Si I = 1, se está en presencia de un Direccionamiento Relativo referido al Registro Índice.

En este tipo de instrucciones se usan cuatro pulsos de reloj y la Primera y Segunda Palabra del Registro de Instrucción, es decir, el Registro de Instrucción en sí y el Holding Register High

Se tratará unicamente la instrucción de suma como en todos los casos de direccionamiento. En el modo de Direccionamiento Relativo y con referencia a la Figura 5, se trabajará con la instrucción ADDR.

La misma tiene cuatro versiones en Hexadecimal: 88, 89, 8A y 8B.

El formato de (88)<sub>16</sub> será:



Vamos a tratar de mostrar el modo de cálculo de la Dirección del 2º Dato mediante la corrida del siguiente programa:

MEM	CONTENIDO	Registros	Contenido
3487	ADDR (88) <sub>16</sub>	PC	3487
3488	0 2	$R_0$	02
3489	0 3	$R_1$	A1 ]
348A	0 0	$ m R_2$	12 <b>Banco</b> 0
348B	0 1	$R_3$	13 J
348C	0 5	$R_1$	B1
348D	1 1	$ m R_2$	13 <b>Banco</b> 1
348E	1 2	$R_3$	15 🕽
		XR	348B

## Corrida del Programa con I= 0

### Memoria 3487

1.- 
$$(3487) \longrightarrow (IR)$$
  
 $(88)_{16} = (IR)$   
2.-  $(PC) + 1 \longrightarrow (PC)$   
 $3488 = (PC)$ 

- 3.- Interpretación : La máquina se da cuenta que debe inhibir la Ejecución pues la instrucción no está completa.
- 4.- La Ejecución se inhibe debido a que falta parte de la instrucción.


#### Memoria 3488

1.- 
$$(3488) \longrightarrow (HR)_{HIGH}$$
  
 $(02)_{16} = (HR)_{HIGH}$ 

2.- 
$$(PC) + 1 \longrightarrow (PC)$$
  
3489=  $(PC)$ 

3.- Interpretación : La máquina se da cuenta que debe trabajar para obtener la Dirección del 2º Dato. Sabe que es relativa al Contador de Programa pues I= 0. Para el cálculo debe tomar el valor numérico del 2º Byte y el valor actual de PC que es 348A, usará el Adder Address que se halla en la Unidad de Control

La Interpretación continúa preparando la suma que indica la instrucción (ADDR) mediante el ALU:



Con S1, S2 y S3 cerrados y P abierto, el resultado de 06 aparece en el Buffer.

4.- La Ejecución se produce cuando S1,S2 y S3 se abren y P se cierra y se abre, el contenido del Buffer pasa al Registro Cero y la instrucción concluye. Finalmente  $(R_0) = 07$ 

### Veamos la corrida del siguiente programa

MEM	CONTENIDO	Registros	Contenido	
3487	ADDR (88) <sub>16</sub>	PC	3487	
3488	8 2	$R_0$	02	
3489	0 3	$R_1$	A1 ¬	
348A	0 0	$R_2$	12 - Banc	0 o
348B	0 1	$R_3$	13 📗	
348C	0 5	$R_1$	B1 )	
348D	1 1	$R_2$	13 Ban	co 1
348E	1 2	$R_3$	15	
		XR	348B	

# Corrida del Programa con I= 1

## Memoria 3487

1.- 
$$(3487) \longrightarrow (IR)$$
  
 $(88)_{16} = (IR)$   
2.-  $(PC) + 1 \longrightarrow (PC)$   
 $3488 = (PC)$ 

- 3.- Interpretación : La máquina se da cuenta que debe inhibir la Ejecución pues la instrucción no está completa.
- 4.- La Ejecución se inhibe debido a que falta parte de la instrucción.


#### Memoria 3488

1.- 
$$(3488) \longrightarrow (HR)_{HIGH}$$
  
 $(82)_{16} = (HR)_{HIGH}$ 

2.- 
$$(PC) + 1 \longrightarrow (PC)$$
  
3489=  $(PC)$ 

3.- Interpretación : La máquina se da cuenta que debe trabajar para obtener la Dirección del 2º Dato. Sabe que es relativa al Registro ïndice (XR) pues I= 1. Para el cálculo debe tomar el valor numérico de los últimos 7 bits del 2º Byte y el valor del (XR) que es 348B, usará el Adder Address que se halla en la Unidad de Control

La Interpretación continúa preparando la suma que indica la instrucción (ADDR) mediante el ALU:




Con S1, S2 y S3 cerrados y P abierto, el resultado de 13 aparece en el Buffer.

4.- La Ejecución se produce cuando S1,S2 y S3 se abren y P se cierra y se abre, el contenido del Buffer pasa al Registro Cero y la instrucción concluye. Finalmente  $(R_0) = 13$ .

## **Direccionamiento Absoluto o Absolute Addressing:**

Tiene un formato de Tres Palabras Lógicas (24 bits). Este tipo de instrucciones tienen la característica que lse direcciona en forma directa la posición de memoria del segundo operando.

El formato de la instrucción es el siguiente:




El direccionamiento requiere de 15 bits pues si bien el PC es una doble palabra lógica (16 bits) solamente se utilzian en direciconar 15 bits, por eso que la memoria principal se limita a 32 KBy.

En este tipo de instrucciones se usan seis pulsos de reloj y la totalidad del Registro de Instrucción, es decir, el Registro de Instrucción en sí , el Holding Register High y el Holding Register Low.

Se tratará unicamente la instrucción de suma como en todos los casos de direccionamiento. En el modo de Direccionamiento Absoluto y con referencia a la Figura 5, se trabajará con la instrucción ADDA.

La misma tiene cuatro versiones en Hexadecimal: 8C, 8D, 8E y 8F.

El formato de (8C)<sub>16</sub> será:



Vamos a tratar de mostrar el modo de cálculo de la Dirección del 2º Dato mediante la corrida del siguiente programa:

<b>MEM</b>	<b>CONTENIDO</b>	Registros	Contenido
3487	ADDA (8C) <sub>16</sub>	PC	3487
3488	3 4	$R_0$	02
3489	8 E	$R_1$	A1 ]
348A	0 0	$ m R_2$	12 <b>Banco</b> 0
348B	0 1	$R_3$	ر 13
348C	0 5	$R_1$	B1 ገ
348D	1 1	$R_2$	13 > Banco 1
348E	1 2	$R_3$	15 🕽
		XR	348B

#### Corrida del Programa

### Memoria 3487

1.- 
$$(3487) \longrightarrow (IR)$$
  
 $(8C)_{16} = (IR)$   
2.-  $(PC) + 1 \longrightarrow (PC)$   
 $3488 = (PC)$ 

- 3.- Interpretación : La máquina se da cuenta que debe inhibir la Ejecución pues la instrucción no está completa.
- 4.- La Ejecución se inhibe debido a que falta parte de la instrucción.

#### Memoria 3488

Ing.Federico J. Ferroggiaro

1.- 
$$(3488) \longrightarrow (HR)_{HIGH}$$
  
 $(34)_{16} = (HR)_{HIGH}$ 

2.- 
$$(PC) + 1 \longrightarrow (PC)$$
  
3489=  $(PC)$ 


- 3.- Interpretación : La máquina se da cuenta que debe volver a inhibir la ejecución pues aún falta parte de la instrucción.
- 4.- La Ejecución se inhibe debido a que falta parte de la instrucción.

### Memoria 3489

1.- 
$$(3489) \longrightarrow (HR)_{LOW}$$
  
 $(8E)_{16} = (HR)_{LOW}$ 

2.- 
$$(PC) + 1 \longrightarrow (PC)$$
  
348A=  $(PC)$ 

3.- Interpretación : La máquina realiz ala operación y determina que debe sumar el Contenido del Registro 0 con el contenido de la Memoria 348E y coloca el resultado en el Buffer.




Con S1, S2 y S3 cerrados y P abierto, el resultado de 13 aparece en el Buffer.

4.- La Ejecución se produce cuando S1,S2 y S3 se abren y P se cierra y se abre, el contenido del Buffer pasa al Registro Cero y la instrucción concluye. Finalmente  $(R_0) = 13$ .

# Una última vista del microprocesador Signetics 2650

La Arquitectura de las instrucciones del 2650 no será tratada en profundidad pues eso queda reservado para el Intel 8085 que será visto en la parte de Técnicas Digitales.

La arquitectura de la Unidad de Control del 2650 se puede esquematizar acorde a la Figura 7.






Figura 7: Estructura de esquematizada del 2650